SALPHOENIX®1A 系列 FPGA
DDR3_4 高速接口用户手册

上海安路信息科技股份有限公司

UG_915（v1.3）2023 年 2 月

Confidential

目 录

目 录 I

1 概述 1

1.1 特性与规格 1

1.1.1 DDR4 1

1.1.2 DDR3 2

1.1.3 IP Feature 3

1.2 系统解决方案 4

1.2.1 Standard PHY 和 Ping-Pong PHY 4

1.2.2 Controller and PHY ..... 错误!未定义书签。

1.3 资源与性能 5

2 IP 使用 6

2.1 定制化 IP 工程步骤 6

2.1.1 新建 DDR SDRAM IP 6

2.1.2 General 配置 6

2.1.3 PPC Option 配置 7

2.1.4 Memory Option 配置 10

2.1.5 IO Planning 配置 11

2.1.6 Summary 介绍 13

2.2 IP 输出文件 13

3 IP 介绍 14

3.1 顶层端口描述 15

3.2 PPC 22

3.3 DDR BANK 23

3.4 DDR PAD 23
3.5 时钟与复位 23
3.6 DFI 24
3.6.1 DFI 写操作 24
3.6.2 DFI 读操作 25
3.6.3 Gate 截断问题说明 27
4 参考设计 29
4.1 TD 工程介绍 29
4.1.1 功能框架 29
4.1.2 基本配置 29
4.1.3 建立工程 29
4.2 仿真 30
5 Debug 32
5.1 Debug 工具 32
5.2 Debug 流程 32
6 版本信息 34
免责声明 35

1 概述

本手册主要介绍 SALPHOENIX®1A（以下简称 PH1A）系列 FPGA 的 DDR3/4 接口功能，描述 IP Core 的核心架构、提供定制 IP 的流程和使用细节。该手册适用于 PH1A400、PH1A180 和 PH1A90。

1.1 特性与规格

1.1.1 DDR4

- Supports configurable data bus width from 8bits to 72bits with increment of 8bits for SDRAM.
- Supports 8:1 mode (BL8 only).
- Supports max 3 HPIO Banks, max 72bits DQ usage.
- Supports hard Programmable PHY Controller (PPC).
- Supports x8 or x16 memory device types.
- Supports ODT calibration and dynamic enable and disable.
- Supports ZQ for HPIOs.
- Supports slew-rate control for output driver.
- Supports optional internal VREF calibration for optimum data reception.
- Supports mounted SDRAMs with fly-by topology.
- Supports DFI 3.1 interface.
- Supports maximum 2 Ranks for hard PPC.
- Supports 2T mode.
- Supports background delay line calibration and VT compensation.
- Supports write data mask, write DBI and read DBI.
- Supports Built-in-self-test (BIST) loopback.
- Supports DDR4 Ping-Pong PHY (Shared-AC mode).
- Supports PHY initialization and Write leveling, Gate training, Read data eye training, Write data eye training, Vref training.
- Support DDR4 MPR reads when PPC access mode only.

- Don’t support DDR4 gear down mode.
- Don’t support DDR4 Write and read Programmable Preamble (2tCK).
- Don’t support DDR4 CAL (CS_n to Command Address Latency) Mode.
- Don’t support x4 mode.
- Don’t support DDR4 3DS.
- Don’t support connectivity test mode.

1.1.2 DDR3

- Supports memory device of DDR3, DDR3L SDRAMs.
- Supports configurable data bus width from 8bits to 72bits with increment of 8bits for SDRAM.
- Supports 8:1 mode (BL8 only).
- Supports max 3 HPIO Banks, max 72bit DQ usage.
- Supports hard PPC.
- Supports x8 or x16 memory device types.
- Supports ODT calibration and dynamic enable and disable.
- Supports ZQ for HP IOs.
- Supports slew-rate control for output driver.
- Supports optional internal VREF calibration for optimum data reception.
- Supports mounted SDRAMs with fly-by topology.
- Supports DFI 3.1 interface.
- Supports 2T mode.
- Supports background delay line calibration and VT compensation.
- Supports Built-in-self-test (BIST) loopback.
- Supports PHY initialization and Write leveling, Gate training, Read data eye training, Write data eye training, Vref training.
- Don’t support x4 mode.

1.1.3 IP Feature

- Support DDR4, DDR3 and DDR3L SDRAM.
- Supports configurable data bus width from 8bits to 72bits with increment of 8bits for SDRAM.
- Supports 8:1 mode (BL8 only).
- Supports max 3 HPIO Banks, max 72bits DQ usage.
- Supports hard Programmable PHY Controller (PPC).
- Supports x8 or x16 memory device types.
- Supports ODT calibration.
- Supports ZQ for HPIOs.
- Supports slew-rate control for output driver.
- Supports optional internal VREF calibration for optimum data reception.
- Supports mounted SDRAMs with fly-by topology.
- Supports DFI 3.1 interface.
- Supports maximum 2 Ranks for hard PPC.
- Supports background delay line calibration and VT compensation.
- Supports write data mask, write DBI and read DBI.
- Supports DDR4 Ping-Pong PHY (Shared-AC mode).
- Supports customized SDRAM timing parameters.

1.2 系统解决方案

本 IP 支持 DRAM 标准协议 JESD79-3F(DDR3 SDRAM Standard)and JESD79-4(DDR4 SDRAM Standard)提供 2 种工作模式：Standard PHY、 Ping-Pong PHY。Standard PHY 支持位宽 8bits-72bits，以 8 的倍数增加的数据位宽：Ping-Pong PHY 支持数据位宽为 8、16 和 32bits。两种模式均提供标准的 DFI（DDR PHY Interface）接口与用户逻辑对接。

本 IP 支持双控制器应用，双控制器的数据位宽总和最大为 64bits。双控制器应用，可通过例化两个 IP Core 实现。

1.2.1 Standard PHY 和 Ping-Pong PHY

图 1-1 是 PH1A FPGA 存储器接口方案，包括用户逻辑(User FPGA Logic)、物理层硬核控制器(PPC)、总线矩阵（Bus Matrix）和物理层模块（DDR PHY）。

用户逻辑通过标准总线接口 DFI 与 PPC 相连。PPC 通过 Bus Matrix 实现对 DDR PHY 的灵活对接。

MCU 通过 APB 总线（Advanced Peripheral Bus）对 PPC 和 DDR PHY 完成初始化和校准功能。

Bus Matrix 实现 PPC 到 DDR PHY 的信号互连和映射。

DDR PHY 包括 DDR Bank 和 DDR PAD 模块。DDR Bank 实现数据读写 DQS 的产生功能、PPC 与 IO 时钟域转换、ZQ 和 Vref 控制。DDR PAD 实现并串转换、延时调整和 IO 控制功能。



图 1-1 FPGA 中高速外部存储器接口总体框图

1.3 资源与性能

以两种典型配置为例，IP Gen 的参数配置：Memory Clock Frequency:933MHz，PHY to Controller Clock Ratio: 4:1，软件 TD5.6.2 64-bit 版本上 DDRPHY IP 资源使用情况见表 1-1：

配置 1：Controller/PHY mode: Standard PHY; Debug: enable; Data width: 8;

配置 2：Controller/PHY mode: Standard PHY; Debug: enable; Data width: 72。

表 1-1 资源和性能表

配置	LUTs	FFs	ERAMs(20k)	PLL	BUFG	Max Freq/constraint Freq (MHz)
1	1061	1881	16	2	4	253.1/233
2	1491	4133	16	2	4	233.427/233

2 IP 使用

2.1 定制化 IP 工程步骤

2.1.1 新建 DDR SDRAM IP

以 TD5.6.2 64-bit 为例说明，不同的软件版本可能有差异，请参考对应版本的数据手册。

2.1.2 General 配置

打开 TD 软件，分别点击 Tools->IP Generator -> Create a new IP core -> Memory -> DDR3/4 SDRAM，得到如下界面。



图 2-1 General Tab

“Memory Protocol”支持 DDR3 和 DDR4 的选择。

“Controller/PHY mode”支持 Standard PHY，Ping-Pong PHY 的选择，PH1A90 器件仅支持 Standard PHY 模式。

“Multi-Controller”支持最多 2 个控制器的选择。当使用 2 个控制器，存在 2 个控制器共用一个 Bank 时，需要通过选项“Controller Index”为控制器选择序号。仅 PH1A400 器件支持 Multi-Controller 功能。

“Export Files”支持自动生成 IP 层级的时序约束文件。

2.1.3 PPC Option 配置

图 2-2 是 PHY Controller Option 选项，用户可配置存储器的工作频率、PLL 的参考时钟频率、PHY to Controller Clock ratio、提供最多 4 路用户时钟、存储颗粒的型号、存储数据位宽等。



图 2-2 PHY Controller Option

Memory Clock Frequency – 设置存储颗粒的工作时钟频率，也是 FPGA 的串行高速时钟频率。器件支持的最高工作频率参考数据手册《DS900_PH1A_Datasheet》。

PLL reference clock frequency – PLL 的输入参考时钟频率。推荐从 DDR AC bank 的 HPIO 输入，以保证时钟质量，用户需在工程中增加该时钟约束：

create_clock -period 10 -name sys_clk -waveform {0 5} [get_ports {sys_clk}]。

PHY to Controller Clock Ratio – 设置物理层（存储器）时钟频率与 PPC 和用户接口时钟频率的比例。由于 FPGA 逻辑时序限制，只支持 4：1 的比例选项。

User Clock Outputs – 提供可选的 4 路用户时钟，时钟频率用户可手动设置。

Memory Part – 选择颗粒型号。用户可选择列表中提供的颗粒型号，也可根据硬件设计实际使用的颗粒型号进行定制。定制颗粒的参数可在“<TD install path>/ip/ddr/”路径下的 ddr_parts_cust.csv 中进行设置。文件名不可修改，否则 IP 无法识别。参数设置可参考 ddr_parts_cust.csv 提供的例程。具体的数据格式见表 2-1。

表 2-1 定制颗粒的数据格式说明

参数名	格式说明
Protocol type	值域范围：DDR4，DDR3。
Memory type	颗粒型号名，自定义。

参数名	格式说明
Speed(Mbps)	数据速率，比如：800、1066、1333、1600、1866，或非标速率(800-1866)。
ADDR_WIDTH	数据格式：十进制；值域范围：参考 DDR 颗粒手册。
ROW_WIDTH	
COL_WIDTH	
BANK_WIDTH	
BG_WIDTH	
Component density(Gb)	
Memory component width	
MR0_CL	单位：tCK；数据格式：十进制；值域范围：参考 DDR 颗粒手册。
MR0_WR	单位：tCK；数据格式：十进制；值域范围：参考 DDR 颗粒手册。
MR2_CWL	数据格式：十进制；值域范围：参考 DDR 颗粒手册。
MR2_RTTWR	值域范围：DDR4：DISABLE，RZQ/2，RZQ/1，RZQ/3，Hi-Z。 DDR3：DISABLE，RZQ/2，RZQ/4。
MR3_WCL	值域范围：0：<=1600；1：>1600。
MR5_RTTPARK	值域范围：DISABLE，RZQ/4，RZQ/2，RZQ/6，RZQ/1，RZQ/5，RZQ/3，RZQ/7。
MR6_tCCDL	值域范围：4：tCK <= 667MHz；5：tCK <= 933MHz。
tRRD	单位：tCK；数据格式：十进制；值域范围：参考 DDR 颗粒手册。
tRAS	
tRP	
tRTP	
tWLMRD	
tFAW	
tMOD	
tMRD	
tRTW	值域范围：0：standard bus turn around delay； 1：add 1 clock to standard bus turn around delay。
tRTODT	值域范围：0：read post-amble 之后立即打开 ODT； 1：read post-amble 之后延迟 1tCK 再打开 ODT。
tCKE	单位：tCK；数据格式：十进制；值域范围：参考 DDR 颗粒手册。
tXS	
tOFDX	延迟关闭 ODT 的时间。单位：tCK；数据格式：十进制；值域范围：0-7，推荐值：4。
tCCD	值域范围：0：BL，1：BL+1。
tDLLK	单位：tCK；数据格式：十进制；值域范围：参考 DDR 颗粒手册，推荐值：

参数名	格式说明
	DDR4：964，DDR3：512。
tAOND_tAOFD	默认值：0，仅用于 debug。
tRFC	单位：tCK；数据格式：十进制；值域范围：参考 DDR 颗粒手册。
tWLO	
tXP	
tRC	
tRCD	
tWTR	

Memory Voltage – 存储数据的电压，也是 FPGA 的 VCCIO。其中 DDR4 为 1.2V，固定值，用户不可修改；DDR3 支持 1.5V 和 1.35V(DDR3L 只支持该选项)，用户根据需求可选。

Data Width – 列表中为支持的数据位宽，可选范围：8-72。支持的最大数据位宽跟器件系列和封装有关：PH1A400 为 72bits，PH1A180 为 72bits，PH1A90SBG324 为 16bits，PH1A90SEG484 为 40bits。

Data Mask and DBI – 可选功能；DDR3 时，仅支持 DM 选择；DDR4 时，支持的功能如表 2-2。

表 2-2 Data Mask and DBI 与 ECC 的关系

可选项	PHY 接口	
	ECC Enable	ECC Disable
DM No DBI	X	√
DM DBI Read	X	√
No DM DBI Read	√	√
No DM DBI Write	√	√
No DM DBI Read Write	√	√
No DM No DBI	√	√

当用户 MC 开启 ECC 功能时，不能打开 DM 功能，可以打开 DBI Read/DBI Write/DBI Read Write 功能，即 DM No DBI、DM DBI Read 功能不可选；当用户 MC 关闭 ECC 功能时，可以打开或者关闭 DM 或者 DBI 的功能，即 DM No DBI、DM DBI Read、No DM DBI Read、No DM DBI Write、No DM DBI Read Write、No DM No DBI 功能均可选。

2.1.4 Memory Option 配置



图 2-3 Memory option

图 2-3 是 Memory Option，用于设置颗粒侧的属性。

Read Burst Type and Length – 存储颗粒的突发类型，通过存储器模式寄存器 MR0 的 bit 3 进行设置。

Output Driver Impedance Control – 存储颗粒侧的输出阻抗，通过模式寄存器 MR1 的 bit[2:1]，进行设置。

RTT(nominal) – On Die Termination(ODT) – 存储颗粒侧数据端口的终端匹配阻抗。通过 MR1 的 bit[10:8]进行设置。

Internal Vref – DDR3 或 DDR4 的参考电压来源。DDR3 支持 ENABLE 和 DISABLE 可选，DDR4 只支持 Internal。

Digitally Controlled Impedance(DCI) – FPGA 侧的 IO 内部不同 bank 的终端阻抗共享使能。当使用 2 个或 3 个 bank 时，从 bank 可以共享主 bank 的终端阻抗。

Master Bank – 选择 DCI 级联的主 bank 位置。

Debug – 支持 DDR PHY 的调试。Debug 的具体操作参考第 5 章节。

Efficiency Equalizer – 背靠背读操作之后，与新发起的读操作间隔小于 4 个颗粒的工作时钟

频率时，需要勾选此选项。除此之外，不推荐用户选择这个选项。具体的原理见 GATE 截断问题说明。

2.1.5 IO Planning 配置

图 2-4 是 IO Planning 选项，支持 New Design 和 Fixed Pin Out 两种配置模式。

New Design- 对 DDR 总线信号进行固定分组：Address/Ctrl 和 DQ。用户可以选择信号组的 IO 位置。

Fixed Pin Out - 对单个 DDR 信号进行管脚分配，详细的 IO 管脚分配规则见 IO 管脚交换规则。

Validate - 检查管脚分配是否符合规则。

Read ADC - 加载已保存的管脚分配文件。

Save ADC - 保存界面的管脚分配信息。

Controller CS Pin - cs_n 的使能控制。勾选时，例化 cs_n 的 IO 管脚；不勾选时，板级固定 cs_n 为低电平，节省一个 IO 管脚。

Parity/Alert Pin - parity 和 alert_n 的同时使能控制。勾选时，同时例化 parity 和 alert_n 的 IO 管脚，需对管脚进行 IO 分配；不勾选时，同时隐掉 parity 和 alert_n 的 IO 管脚，节省 2 个 IO 管脚。

Reset Pin - reset_n 的使能控制。勾选时，例化 reset_n 的 IO 管脚；不勾选时，板级固定 reset_n 为高电平，节省一个 IO 管脚。

PLL Enable - PLL 的使能控制，双控制器时，提供两组控制器分享一组 PLL；单控制器时，必须勾选。勾选时，IP 内使用一组 PLL 为系统提供工作时钟；不勾选时，需为 IP 的 DDR PHY 提供并行时钟 phy_clk 和串行时钟 ddr_clk。

PLL Location - PLL 的位置选择，与系统参考时钟的输入位置相关。

sys_clk_p/n - 系统参考时钟输入的管脚选择。



图 2-4 IO Planning

IO 管脚交换规则

一个 HP Bank 共 50 个管脚，包含 4 个 Byte Group（其中两个 2 个 N12 管脚），其中每个 Byte Group 包含一对固定位置的专用 DQS 管脚、5 对差分管脚（可分配为 DQ 或 DM/DBI），另外有 2 个 Byte Group 各包含一个单端管脚。IO 分配遵循一个 DQ Byte 对应一个 Byte Group，具体的 IO 分配规则为：

- 当使用 X8 或者 X16 的器件时，DQS 信号必须分配在每个 Byte Group 专用的时钟管脚 DQS 引脚上，并且和 DQS 对应的 DQ 信号和 DM/DBI 信号也必须分配在同一个 Byte Group 中。
- CK 必须连接到 PN 对上，可以是任意的 PN 对。
- 地址/控制信号必须放在同一个 bank 内。
- 如果一个应用使用 3 个 banks，地址/控制信号推荐分配在中间的 bank 里。
- 单个 AC 的低频信号(reset_n, cke, parity, alert)可以放置在 DQ 组内。
- Vref 放置在专用的 IO 管脚上，使用内部参考电压时，Vref 管脚可作普通 IO 使用。DDR4 只能使用内部 Vref；而 DDR3 的 Vref 有内部和外部可选。
- 两个 DDR 控制器可以共用 3 个 HP Banks：每个 Byte Group 专用，控制器之间的 Byte Group 不能交叉使用。
- DCI 级联使用时，主 bank 的 VRP 接参考电阻(240 欧)到地，从 bank 的 VRP 可用作普通 IO，也可以接参考电阻（240 欧）到地。

2.1.6 Summary 介绍

给出完整的 IP 设置预览，包括 IPGEN 类型、接口参数、FPGA 相关设置和存储器的重要设置等,用户确认符合设置时，点击 OK，生成 IP 输出文件。



图 2-5 Summary Option

2.2 IP 输出文件

完成全部配置后，点击 OK 按钮，软件会在 al_ip 目录下生成*.ipc、*.v、*.adc、*.mif、*.txt,其中“*”是用户在 GUI 里面设置的名称，“*.ipc”是该 IP 的配置文件，“*.v”是该 IP 的 RTL 文件，“*.adc”是该 IP 的约束文件，“*.mif”是该 IP 的 MCU 可执行文件，用于初始化 DDR PHY，“*.txt”是该 IP 的初始化配置文件。

3 IP 介绍

图 3-1 是 FPGA 中高速外部存储器接口核心框图，包括时钟管理模块（ clock management ），MCU（ Micro Control Unit ），PPC 和 DDR PHY。



图 3-1 FPGA 中高速外部存储器接口核心框图

图 3-1 FPGA 中高速外部存储器接口核心框图。PPC 是物理层硬核控制器，完成 DDR PHY 和颗粒的初始化、DQS gate training、delay line calibration、write leveling，write latency adjustment、eye training 和 VT 补偿等。PPC 提供 APB 标准总线接口，供访问配置寄存器。

MCU 实现系统的初始化配置，通过 APB 总线对 PPC 和 DDR PHY 进行配置寄存器的读写，完成后给出完成标志 ddr_init_cal_done，系统进入用户模式。

DDR PHY 由 DDR BANK 和 DDR PAD 组成，提供 PPC 和外部存储颗粒之间的数据和控制信号连接，完成内部并行数据和外部高速串行数据的转换，支持位宽为 x8 和 x16 的存储颗粒，支持最大数据位宽为 72bits 的应用。

Bus Matrix 的功能描述见 1.2.1 章节。

时钟管理模块为 DDR PHY 提供慢速时钟 phy_clk 和高速时钟 ddr_clk，为 PPC 提供工作时钟 hctrl_clk， DFI 接口的工作时钟 dfi_clk 以及系统配置时钟。

3.1 顶层端口描述

本节介绍 IP core 的顶层端口，Standard PHY 和 Ping-Pong PHY 模式下的端口列表如表 3-1 所示。

表 3-1 DDR3/4 端口列表

信号名	方向	描述
sys_clk_p	I	系统参考时钟输入
sys_rstn	I	系统复位信号输入，低有效
user_clk0	O	4 路可选的用户时钟输出，时钟频率可设置，范围为 6.25-1000MHz
user_clk1	O	
user_clk2	O	
user_clk3	O	
pll_locked	O	系统时钟锁定信号
DDR3/4 interface		
ddr_addr	O	存储颗粒的地址总线。仅 DDR4 时，地址与行列地址使能和读写命令复用。ddr_addr[16]/ddr_ras_n, ddr_addr[15]/ddr_cas_n, ddr_addr[14]/ddr_we_n
ddr_ba	O	bank 地址总线
ddr_bg	O	bank group 地址总线(DDR4 only)
ddr_ck_c	O	差分时钟输出，地址和命令的采样时钟，下降沿有效
ddr_ck_t	O	差分时钟输出，地址和命令的采样时钟，上升沿有效
ddr_cke	O	时钟使能信号
ddr_ras_n	O	行地址选通信号(DDR3 only)
ddr_cas_n	O	列地址选通信号(DDR3 only)
ddr_we_n	O	写操作使能信号(DDR3 only)
ddr_cs_n	O	芯片选择信号
ddr_dm_dbi/ddr_dm	I/O	ddr_dm_dbi(DDR4 only) 数据掩膜和数据翻转复用管脚信号，数据掩膜对写数据有效，信号方向是输出；数据翻转是双向信号。ddr_dm 适用于 DDR3 only。
ddr_odt	O	片上终端信号
ddr_reset_n	O	复位信号
ddr_parity	O	命令和地址的校验信号(DDR4 only)
ddr_act_n	O	激活命令(DDR4 only)
ddr_alert_n	I	CRC 错误标志位，命令和地址的错误校验标志位(DDR4 only)
ddr_dq	I/O	数据信号
ddr_dqs_n/c	I/O	差分信号，数据采样时钟，下降沿有效。DDR3 时，端

信号名	方向	描述
		口名为 ddr_dqs_n，DDR4 时，端口名为 ddr_dqs_c
ddr_dqs_p/t	I/O	差分信号，数据采样时钟，上升沿有效。DDR3 时，端口名为 ddr_dqs_p，DDR4 时，端口名为 ddr_dqs_t
DFI interface		
dfi_clk	O	DFI 总线的时钟输出
dfi_reset_n[3:0]	I	DFI Reset.
dfi_cke[CKE_WIDTH*4-1:0]	I	DFI Clock Enable. Standard PHY 时，CKE_WIDTH=1； Ping-Pong PHY 时，CKE_WIDTH=2。Channel0 的四个相位为：dfi_cke[2n]，n=0,1,2,3； Channel1 的四个相位为：dfi_cke[2n+1]，n=0,1,2,3。
dfi_odt[ODT_WIDTH*4-1:0]	I	DFI On-Die Termination. Standard PHY 时，ODT_WIDTH=1； Ping-Pong PHY 时，ODT_WIDTH =2。Channel0 的四个相位为：dfi_odt[2n]，n=0,1,2,3； Channel1 的四个相位为：dfi_odt[2n+1]，n=0,1,2,3。
dfi_cs_n[CS_WIDTH*4-1:0]	I	DFI Chip Select. Standard PHY 时，CS_WIDTH=1； Ping-Pong PHY 时，CS_WIDTH =2。Channel0 的四个相位为：dfi_cs_n[2n]，n=0,1,2,3；Channel1 的四个相位为：dfi_cs_n[2n+1]，n=0,1,2,3。
dfi_act_n[3:0]	I	DFI Activate (DDR4 only)
dfi_ras_n[3:0]	I	DFI Row Address Select
dfi_cas_n[3:0]	I	DFI Column Address Select
dfi_we_n[3:0]	I	DFI Write Enable
dfi_bg[BG_WIDTH*4-1:0]	I	DFI Bank Group Address（DDR4 only） 使用 x16 颗粒时，BG_WIDTH = 1； 使用 x8 颗粒时，BG_WIDTH = 2。
dfi_bank[BANK_WIDTH*4-1:0]	I	DFI Bank Address DDR3 时，BANK_WIDTH = 3； DDR4 时，BANK_WIDTH = 2。
dfi_address[ROW_WIDTH*4-1:0]	I	DFI Address DDR3 时，ROW_WIDTH 为 12 - 16； DDR4 时，ROW_WIDTH 为 14 - 17。
dfi_parity_in[3:0]	I	Parity Setting（DDR4 only）
dfi_alert_n[3:0]	O	Parity Error Indicator（DDR4 only）
dfi_wrdata_en[DQS_WIDTH*4-1:0]	I	DFI Write Data and Write Data Mask Valid.

信号名	方向	描述
		Standard PHY 时，DQS_WIDTH 为 1－9,4 个相位分别为： dfi_wrdata_en_p0[0* N +: N]、 dfi_wrdata_en_p1[1* N +: N]、 dfi_wrdata_en_p2[2* N +: N]、 dfi_wrdata_en_p3[3* N +: N]； Ping-Pong PHY 时，DQS_WIDTH 为 2/4/8,Channel0 的 4 个相位分别为： dfi_wrdata_en_p0[0* N +: N/2]、 dfi_wrdata_en_p1[1* N +: N/2]、 dfi_wrdata_en_p2[2* N +: N/2]、 dfi_wrdata_en_p3[3* N +: N/2]； Channel1 的 4 个相位分别为： dfi_wrdata_en_p0[(0*N+N/2) +: N/2]、 dfi_wrdata_en_p1[(1*N+N/2) +: N/2]、 dfi_wrdata_en_p2[(2*N+N/2) +: N/2]、 dfi_wrdata_en_p3[(3*N+N/2) +: N/2]； 注：N 为 DQS_WIDTH。
dfi_wrdata[DQ_WIDTH*8-1:0]	I	DFI Write Data. Standard PHY 时，DQ_WIDTH 为 8－72,步进为 8，4 个相位分别为： dfi_wrdata_p0r[0*N +: N]、 dfi_wrdata_p0f[1*N +: N]、 dfi_wrdata_p1r[2*N +: N]、 dfi_wrdata_p1f[3*N +: N]、 dfi_wrdata_p2r[4*N +: N]、 dfi_wrdata_p2f[5*N +: N]、 dfi_wrdata_p3r[6*N +: N]、 dfi_wrdata_p3f[7*N +: N]； Ping-Pong PHY 时，DQ_WIDTH 为 16/32/64,Channel0 的 4 个相位分别为： dfi_wrdata_p0r[0*N +: N/2]、 dfi_wrdata_p0f[1*N +: N/2]、 dfi_wrdata_p1r[2*N +: N/2]、 dfi_wrdata_p1f[3*N +: N/2]、 dfi_wrdata_p2r[4*N +: N/2]、 dfi_wrdata_p2f[5*N +: N/2]、

信号名	方向	描述
		dfi_wrdata_p3r[6*N +: N/2]、 dfi_wrdata_p3f[7*N +: N/2]； Channel1 的 4 个相位分别为： dfi_wrdata_p0r[(0*N+N/2) +: N/2]、 dfi_wrdata_p0f[(1*N+N/2) +: N/2]、 dfi_wrdata_p1r[(2*N+N/2) +: N/2]、 dfi_wrdata_p1f[(3*N+N/2) +: N/2]、 dfi_wrdata_p2r[(4*N+N/2) +: N/2]、 dfi_wrdata_p2f[(5*N+N/2) +: N/2]、 dfi_wrdata_p3r[(6*N+N/2) +: N/2]、 dfi_wrdata_p3f[(7*N+N/2) +: N/2]； 注：N 为 DQ_WIDTH；*_p[0-3]r 为上升沿数据；*_p[0-3]f 为下降沿数据。
dfi_wrdata_mask[DM_WIDTH*8-1:0]	I	DFI Write Data Mask. Standard PHY 时，DM_WIDTH 为 1-9,4 个相位分别为： dfi_wrdata_mask_p0r[0*N +: N]、 dfi_wrdata_mask_p0f[1*N +: N]、 dfi_wrdata_mask_p1r[2*N +: N]、 dfi_wrdata_mask_p1f[3*N +: N]、 dfi_wrdata_mask_p2r[4*N +: N]、 dfi_wrdata_mask_p2f[5*N +: N]、 dfi_wrdata_mask_p3r[6*N +: N]、 dfi_wrdata_mask_p3f[7*N +: N]； Ping-Pong PHY 时，DM_WIDTH 为 2/4/8,Channel0 的 4 个相位分别为： dfi_wrdata_mask_p0r[0*N +: N/2]、 dfi_wrdata_mask_p0f[1*N +: N/2]、 dfi_wrdata_mask_p1r[2*N +: N/2]、 dfi_wrdata_mask_p1f[3*N +: N/2]、 dfi_wrdata_mask_p2r[4*N +: N/2]、 dfi_wrdata_mask_p2f[5*N +: N/2]、 dfi_wrdata_mask_p3r[6*N +: N/2]、 dfi_wrdata_mask_p3f[7*N +: N/2]； Channel1 的 4 个相位分别为： dfi_wrdata_mask_p0r[(0*N+N/2) +: N/2]、 dfi_wrdata_mask_p0f[(1*N+N/2) +: N/2]、 dfi_wrdata_mask_p1r[(2*N+N/2) +: N/2]、

信号名	方向	描述
		dfi_wrdata_mask_p1f[(3*N+N/2) +: N/2]、 dfi_wrdata_mask_p2r[(4*N+N/2) +: N/2]、 dfi_wrdata_mask_p2f[(5*N+N/2) +: N/2]、 dfi_wrdata_mask_p3r[(6*N+N/2) +: N/2]、 dfi_wrdata_mask_p3f[(7*N+N/2) +: N/2]； 注：N 为 DM_WIDTH；*_p[0-3]r 为上升沿数据；*_p[0-3]f 为下降沿数据。
dfi_rddata_en[DQS_WIDTH*4-1:0]	I	DFI Read Data Enable. Standard PHY 时，DQS_WIDTH 为 1－9,4 个相位分别为： dfi_rddata_en_p0[0* N +: N]、 dfi_rddata_en_p1[1* N +: N]、 dfi_rddata_en_p2[2* N +: N]、 dfi_rddata_en_p3[3* N +: N]； Ping-Pong PHY 时，DQS_WIDTH 为 2/4/8,Channel0 的 4 个相位分别为： dfi_rddata_en_p0[0* N +: N/2]、 dfi_rddata_en_p1[1* N +: N/2]、 dfi_rddata_en_p2[2* N +: N/2]、 dfi_rddata_en_p3[3* N +: N/2]； Channel1 的 4 个相位分别为： dfi_rddata_en_p0[(0*N+N/2) +: N/2]、 dfi_rddata_en_p1[(1*N+N/2) +: N/2]、 dfi_rddata_en_p2[(2*N+N/2) +: N/2]、 dfi_rddata_en_p3[(3*N+N/2) +: N/2]； 注：N 为 DQS_WIDTH。
dfi_rddata_valid[DQS_WIDTH*4-1:0]	O	DFI Read Data Valid. Standard PHY 时，DQS_WIDTH 为 1－9,4 个相位分别为： dfi_rddata_valid_p0[0* N +: N]、 dfi_rddata_valid_p1[1* N +: N]、 dfi_rddata_valid_p2[2* N +: N]、 dfi_rddata_valid_p3[3* N +: N]； Ping-Pong PHY 时，DQS_WIDTH 为 2/4/8,Channel0 的 4 个相位分别为： dfi_rddata_valid_p0[0* N +: N/2]、 dfi_rddata_valid_p1[1* N +: N/2]、

信号名	方向	描述
		dfi_rddata_valid_p2[2* N +: N/2]、 dfi_rddata_valid_p3[3* N +: N/2]； Channel1 的 4 个相位分别为： dfi_rddata_valid_p0[(0*N+N/2) +: N/2]、 dfi_rddata_valid_p1[(1*N+N/2) +: N/2]、 dfi_rddata_valid_p2[(2*N+N/2) +: N/2]、 dfi_rddata_valid_p3[(3*N+N/2) +: N/2]； 注：N 为 DQS_WIDTH。
dfi_rddata[DQ_WIDTH*8-1:0]	O	DFI Read Data. Standard PHY 时，DQ_WIDTH 为 8－72,步进为 8，4 个相位分别为： dfi_rddata_p0r[0*N +: N]、 dfi_rddata_p0f[1*N +: N]、 dfi_rddata_p1r[2*N +: N]、 dfi_rddata_p1f[3*N +: N]、 dfi_rddata_p2r[4*N +: N]、 dfi_rddata_p2f[5*N +: N]、 dfi_rddata_p3r[6*N +: N]、 dfi_rddata_p3f[7*N +: N]； Ping-Pong PHY 时，DQ_WIDTH 为 16/32/64,Channel0 的 4 个相位分别为： dfi_rddata_p0r[0*N +: N/2]、 dfi_rddata_p0f[1*N +: N/2]、 dfi_rddata_p1r[2*N +: N/2]、 dfi_rddata_p1f[3*N +: N/2]、 dfi_rddata_p2r[4*N +: N/2]、 dfi_rddata_p2f[5*N +: N/2]、 dfi_rddata_p3r[6*N +: N/2]、 dfi_rddata_p3f[7*N +: N/2]； Channel1 的 4 个相位分别为： dfi_rddata_p0r[(0*N+N/2) +: N/2]、 dfi_rddata_p0f[(1*N+N/2) +: N/2]、 dfi_rddata_p1r[(2*N+N/2) +: N/2]、 dfi_rddata_p1f[(3*N+N/2) +: N/2]、 dfi_rddata_p2r[(4*N+N/2) +: N/2]、 dfi_rddata_p2f[(5*N+N/2) +: N/2]、 dfi_rddata_p3r[(6*N+N/2) +: N/2]、

信号名	方向	描述
		dfi_rddata_p3f[(7*N+N/2) +: N/2]； 注：N 为 DQ_WIDTH；*_p[0-3]r 为上升沿数据；*_p[0-3]f 为下降沿数据。
dfi_rddata_dbi_n[DM_WIDTH*8-1:0]	O	DFI Read Data Bus Inversion. Standard PHY 时，DM_WIDTH 为 1-9,4 个相位分别为： dfi_rddata_dbi_n_p0r[0*N +: N]、 dfi_rddata_dbi_n_p0f[1*N +: N]、 dfi_rddata_dbi_n_p1r[2*N +: N]、 dfi_rddata_dbi_n_p1f[3*N +: N]、 dfi_rddata_dbi_n_p2r[4*N +: N]、 dfi_rddata_dbi_n_p2f[5*N +: N]、 dfi_rddata_dbi_n_p3r[6*N +: N]、 dfi_rddata_dbi_n_p3f[7*N +: N]； Ping-Pong PHY 时，DM_WIDTH 为 2/4/8,Channel0 的 4 个相位分别为： dfi_rddata_dbi_n_p0r[0*N +: N/2]、 dfi_rddata_dbi_n_p0f[1*N +: N/2]、 dfi_rddata_dbi_n_p1r[2*N +: N/2]、 dfi_rddata_dbi_n_p1f[3*N +: N/2]、 dfi_rddata_dbi_n_p2r[4*N +: N/2]、 dfi_rddata_dbi_n_p2f[5*N +: N/2]、 dfi_rddata_dbi_n_p3r[6*N +: N/2]、 dfi_rddata_dbi_n_p3f[7*N +: N/2]； Channel1 的 4 个相位分别为： dfi_rddata_dbi_n_p0r[(0*N+N/2) +: N/2]、 dfi_rddata_dbi_n_p0f[(1*N+N/2) +: N/2]、 dfi_rddata_dbi_n_p1r[(2*N+N/2) +: N/2]、 dfi_rddata_dbi_n_p1f[(3*N+N/2) +: N/2]、 dfi_rddata_dbi_n_p2r[(4*N+N/2) +: N/2]、 dfi_rddata_dbi_n_p2f[(5*N+N/2) +: N/2]、 dfi_rddata_dbi_n_p3r[(6*N+N/2) +: N/2]、 dfi_rddata_dbi_n_p3f[(7*N+N/2) +: N/2]； 注：N 为 DM_WIDTH；*_p[0-3]r 为上升沿数据；*_p[0-3]f 为下降沿数据。
dfi_ctrlupd_req[1:0]	I	DFI Controller Update Request: Indicates, if set, that the DFI will be idle for some time, in which the PHY may perform an update.

信号名	方向	描述
dfi_ctrlupd_ack[1:0]	O	DFI Controller Update Acknowledge. Indicates, if set, that the PHY has acknowledged an controller update request.
dfi_phyupd_req[1:0]	O	DFI PHY Update Request: Indicates, if set, that the PHY requires the DFI not to send control, read or write commands or data for a specified period of time.
dfi_phyupd_ack[1:0]	I	DFI PHY Update Acknowledge. Indicates that the DFI is idle and will remain so until the dfi_phyupd_req signal de-asserts.
dfi_phyupd_type[3:0]	O	DFI PHY Update Type: Indicates which PHY update time is being requested. Valid values are: 00 = tphyupd_type0（VT 补偿所需时间。1600mbps 时，至少需要 72 个 dfi_clk） 01 = tphyupd_type1（VT 和 ZQ 补偿所需时间。1600mbps 时，至少需要 91 个 dfi_clk） 10 = tphyupd_type2 (Not used by the PHY) 11 = tphyupd_type3 (Not used by the PHY)
ddr_init_cal_done	O	PHY asserts ddr_init_cal_done when calibration is finished.
Debug port		
uart_rxd	I	UART Input, optional
uart_txd	O	UART Output, optional

3.2 PPC

PPC 为 MCU 控制下的可编程 PHY 控制器，该控制器可以在 MCU 控制下完成 DDR 初始化、训练、内环和外环测试以及 DRAM 数据读写测试。同时该模块面向用户开放 DFI 接口。

DFI 接口用于实现外部控制器和 DDR PHY 之间的数据转换。数据速率固定为 SDR(Single Data Rate）模式。详细内容请参考 3.6 章节。

PPC 需要两个时钟：工作时钟(hctrl_clk)和配置时钟(apb_clk)。工作时钟与 DFI 总线时钟 dfi_clk 相同，是存储器时钟频率的 1/4。

3.3 DDR BANK

DDR Bank 由 4 个 DQS Byte Group 和 1 个 PZQ 模块组成。PZQ 完成 Vref 和 ODT 的控制。DQS Byte Group 主要完成读写 DQS 信号的产生，以及 IO 控制信号的产生。

3.4 DDR PAD

DDR PAD 是模数混合模块，由 IOL 和 IOB 组成。IOL 包括 IFIFO、OFIFO、ISERDES、OSERDES、IDELAY 和 ODELAY。IOB 完成数据输入输出的使能控制（参考 HPIO 的用户手册）。

数据路径具有 SDR 和 DDR 两种模式，信号方向可配置为仅输出、仅输入或双向。对于 DDR 存储器应用，AC 通路配置为 SDR 输出模式，而 DQ 通路配置为 DDR 双向模式。

对于存储器应用，AC 管脚包括时钟、地址和命令，最多占用 4 个 Byte Group，管脚数量取决于存储器的容量大小和支持的列数。DQ 管脚以 Byte Group 为单位，占用的 Byte Group 数量取决于所需的数据宽度。比如 32 位宽的数据，则需要 4 组 Byte Group；64 位或 72 位宽数据，则分别需要 8 组或 9 组，这样会跨 IO bank。

3.5 时钟与复位

该 IP 系统时钟结构如图 3-3 所示，PLL0 和 PLL1 级联构成整个系统的时钟源，其中 PLL0 为 PLL1 提供参考时钟输入。sys_clk 为系统参考时钟输入，输入来源可为 GCLK 专用时钟管脚（输入参考时钟周期抖动必须小于 25ps，推荐与 AC 信号在同一 Bank），或内部全局时钟网络（可能由于 PLL 级联造成系统性能下降）。

图中 PLL0 用于产生 DDR PHY 的并行时钟 phy_clk 和串行时钟 ddr_clk。PLL1 用于产生用户逻辑相关的 dfi_clk 和 user_clk[3:0]。其中 dfi_clk 为 DFI 接口工作时钟。user_clk[3:0]为 IP 提供的最多 4 路用户时钟，其中每路时钟均可单独设置频率。

此外，该 IP 提供一个系统复位信号输入，为低有效。复位信号直接控制内部的 PLL。当复位信号为低时，PLL 的 locked 信号拉低，其余模块均被复位。当复位信号释放后，系统自动进入初始化流程。



图 3-3 时钟网络框图

3.6 DFI

DFI（DDR PHY Interface）是 DDR PHY 与 MC 之间用于传输控制信息和数据的接口。详细信息可参考 DFI 3.1 协议手册。

DDR3/4 协议中规范了 Read-to-Write 和 Write-to-Read Command Intervals 最小间隔。在该器件中，根据 IO 特性和 DelayLine 控制要求，为保证数据读写可靠性，相关时间间隔设计了一定程度的冗余。

3.6.1 DFI 写操作

根据 DFI 协议，DFI 写命令与写使能 dfi_wrdata_en 的时间间隔为 tphy_wrlat，其中 tphy_wrlat = CWL-2。DFI 模块通过驱动地址/命令总线将请求传送到 DDR PHY。

表 3-3 显示了不同的突发长度和 Rank 切换组合的写命令间隔时间。

表 3-3 Write Command Spacing

Transaction Type	Rank Switch	Per Rank Delayline Configure	Latency
Write to Write	Same Rank	-	tCCD
Write to Write	Different Rank	Static	tCCD
Write to Write	Different Rank	Dynamic	48+CWL/2

Transaction Type	Rank Switch	Per Rank Delayline Configure	Latency
Write to Read	Different Rank	Dynamic	48+CWL/2
Write to Read	Any Rank	Static	CWL+tWTR_S+20 CWL+tWTR_L+20

Note:

1) 该器件仅支持 DDR3/4 Burst Lenght = 8 的应用场景。

2) CWL：CAS Write Latency

3) tWTR_S/tWTR_L：参考 DDR 颗粒用户手册

4) 在 PINGPONG PHY 的应用场景中，由于两个 channel 的 DQ 相互独立，DelayLine 配置采用静态模式，读写转换间隔可遵循同 Rank 访问规则。

PPC 支持写操作的 Rank 延迟，因此需要区分相同 Rank 的写操作和不同 Rank 的写操作。合适的延时值是通过 write-leveling、write-latency adjust 和 data training 确定的。

当向某一特定的 Rank 执行写操作时，PPC 会加载相应的 Write Leveling System Latency 和 Write Leveling Delay 值，以便满足不同 Rank 对延时的需求，确保数据正确传输到 DRAM。当向不同于前一个 Rank 执行写操作时，PPC 需要最小的延时间隔（JEDEC 里要求的最小 tCCD），以正确设置系统的延迟值。这在表 3-3 中的等式中进行了描述。

下图展示了带有所需延时间隔的写命令时序：

CWL = 9，则 tphy_wrlat = CWL - 2 = 7。



图 3-4 Write command with required spacing diagram

3.6.2 DFI 读操作

DFI 读取命令和读使能 dfi_rddata_en 的时间间隔为 trddata_en，其中 trddata_en = CL-4。

来自 DDR PHY 的读数据根据有效信号被加载到 PPC 中对应通道的 FIFO 中。当所有的读 FIFO 都有有效数据时，PPC 才会将读数据输出到 DFI 接口上。

表 3-4 显示了不同的突发长度和 Rank 切换组合的读命令间隔。

表 3-4 Read Command Spacing

Transaction Type	Rank Switch	Host Vref	Per Rank DelayLine Configure	Latency
Read to Read	Same Rank	-	-	tCCD
Read to Read	Different Rank	Static	Static	tCCD
Read to Read	Different Rank	Dynamic	Dynamic	48+CL/2
Read to Write	Any Rank	-	-	CL-CWL+tWPRE+MAX_RSL+21

Notes:

1) CL 为 CAS Latency；CWL 为 CAS Write Latency；tWPRE 为 write pre-amble 的长度。

2) MAX_RSL 为所有 Rank 的 Byte group 中最大的 DQS Gate System Latency 数值，在该器件中，最大支持 13；如需更好的通用性，此处可以选取最大值 13，但要牺牲部分性能；也可根据 Gate Training 结果设置。

3) 在 PINGPONG PHY 的应用场景中，由于两个 channel 的 DQ 相互独立，DelayLine 配置采用静态模式，读写转换间隔可遵循同 Rank 访问规则。

下图展示了带有所需延时间隔的读命令时序：

CL=12，trddata_en=CL-4=8.



图 3-5 Read command with required spacing diagram

3.6.3 Gate 截断问题说明

背靠背读操作之后，重新发起读操作，如果 dfi_rddata_en 起始位置处于奇数相位处，出现 Gate 信号被截断问题。

如图 3-6（命令发送）所示，红色圆圈标记的位置为出错的读操作时刻。此时刻前有连续的读操作。回溯到该操作对应的 DFI 操作时刻（即 M1 处），读命令发生在 p0 相位，dfi_rddata_en 按照设计要求，需延时 RL = CL-4 个相位发送，该场景中 CL=11，所以 RL=7，从而 dfi_rddata_en 发生在 p3 相位处。发送时序关系即红色箭头起始两端所示位置。

数据读取过程如图 3-7 所示，由于 Gate 被截断，回读数据部分丢失。



图 3-6 命令发送



图 3-7 数据读取过程

解决方案：

- 利用 dfi_rddata_en 和 DDR PHY 配置结果重新生成遗漏的 gate 信号 O_hctrl2mem_rdqs_en。
- 将原本 DDR PPC 生成的 hctrl2mem_rdqs_en_pre 信号与 O_hctrl2mem_rdqs_en 取或输出生成新的 hctrl2mem_rdqs_en，以补充缺失的场景。

  补充说明，如果应用场景不存在上述行为，不推荐使用该功能项。

4 参考设计

本章节对 PH1A 的 DDR PHY 硬核参考设计进行说明，以便快速了解和应用 DDR 接口设计。

4.1 TD 工程介绍

4.1.1 功能框架



图 4-1 DDR4 示例工程功能框图

图 4-1 是 DDR4 示例工程功能框图，PH1_LOGIC_DDR_SDRAM 是 IP core 模块，即 MCU、PPC、Bus Matrix 和 DDR PHY 的顶层。dfi_mtest 模拟用户逻辑，通过 DFI 访问 DDR 接口，完成多笔数据的读写。

4.1.2 基本配置

该示例工程支持 DDR4 标准协议，Controller/PHY mode 为 Standard PHY，Memory Clock Frequency 为 800MHz，PHY to Controller Clock ratio 为 4：1，Data Width 为 8，Memory Part 为 MT40A256M16GE-075E。

4.1.3 建立工程

以 DDR4 接口标准为例，建立工程，如图 4-2 所示，其中 example_top 是工程顶层模块。



图 4-2 DDR4 示例工程图

4.2 仿真

本示例采用 VCS 工具进行 RTL 级功能仿真。

图 4-3 是仿真工程框架图，sim_tb_top 是顶层仿真文件，包括 tb，example_top 和 DDR4 SDRAM 仿真模型。tb 产生系统参考时钟、系统复位信号。DDR4 SDRAM 是 x8 的颗粒仿真模型。



图 4-3 仿真工程框架

vcs 仿真环境设置包括 IP 工程文件、库文件、DRAM 颗粒模型文件和激励文件。具体仿真步骤可参考仿真工程目录下的 README 文件。

对存储器固定一行进行连续写和连续读操作的仿真结果如下：



图 4-4 行激活到写命令仿真结果



图 4-5 同一行的读命令仿真结果

5 Debug

5.1 Debug 工具

DDR IP 提供 UART 串口来打印 DDRPHY 的初始化过程信息，需勾选 Memory Option 配置中的 Debug 选项使能 UART 端口。串口速率默认为 115200bps。

5.2 Debug 流程

图 5-1 是 IP 完成的初始化流程框图，包括系统 Reset、CFG PHY Initialization、Trigger PHY Initialization、ZQ calibration、DDL calibration、PHY RESET data path、CFG DRAM Timing and CFG Data training、DRAM Initialization、WRLVL training、DQS GATE training、Write Latency training、data eye training、Vref training 等，其中 ZQ calibration 和 DDL calibration 可以根据用户需求选择跳过，初始化完成输出高电平有效的 ddr_init_cal_done 信号，IP 访问权切换到 DFI 接口。


System start
Reset
CFG PHY Initialzation
Trigger PHY Initialization
Bypass ZQ Calibration ?
No
ZQ calibartion
Yes
Bypass DDL Calibration ?
No
DDL calibration
Yes
PHY RESET data path
PHY Initialization
Wait for PHY Initialzation to Complete
PHY Initialized
CFG DRAM Timing and CFG data Training
DRAM Initialization
DRAM Initialization
WRLVL training
DQS GATE training
Write Latency training
data eye training
Vref training (DDR4 only)
END
Data training

图 5-1 初始化流程框图

6 版本信息

日期	版本	修订记录
2021/08/10	0.1	首次发布中文版
2021/10/8	0.2	更新 BIST pattern
2021/11/1	0.3	更新 DD3 和 DD4 相关特性
2021/11/6	0.4	更新增加 3.6.3 整洁 Gate 截断问题修复说明， 更新表格 1-1 资源与性能
2022/01/20	1.0	首次发布正式版本
2022/05/24	1.1	1. 更新表 3-1DFI 接口在 ping-pong phy 模式下 dfi_cke，dfi_odt，dfi_cs_n ， dfi_wrdata_en ， dfi_wrdata ， dfi_wrdata_mask ，dfi_rddata_en，dfi_rddata_valid，dfi_rddata_dbi_n 的相位拼接关系。以及 dfi_phyupd_type 的 tphyupd_type0 和 tphyupd_type1 的具体含义和时间要求。 2. 修改 SALPHOENIX®1A400 为 SALPHOENIX®1A。 3. 统一修订 PH1A400 系列名称为 PH1A 系列。 4. 增加表 2-1 中 DBI 与 ECC 关系的文字描述。 5. 删除 gate internal 选项和文字描述，并更新图 2-2。 6. 增加 1.1.3 章节,表述 IP 支持的 feature。 7. 删除 1.1.1 和 1.1.2 中的 dynamic enable and disable 文字描述，以及 Supports write leveling and read DQS delay calibration and DQS gate generation 的文字描述；删除 Supports PHY initialization and Write leveling, Gate training, Read data eye training, Write data eye training, Vref training 的非 feature 而是初始化过程的文字描述；合并 Supports 8:1 mode and Supports BL8。 8. 更新 Digitally Controlled Impedance(DCI)的功能描述。 9. 更新完善 DFI 写操作表 3-3 和读操作表 3-4 的时序要求。 10. 更新表 1-1 中 ERAM 的使用情况。
2022/11/3	1.2	1. 更新表 1_1 中 LUTs、FFs、BUFG 和 Max Freq 数据。 2. 更新章节 2.1.2，图 2-1 增加 2 个控制器的使用描述。 3. 更新图 2_2 界面。 4. 更新章节 2.1.3，Memory Clock Frequency 的最高工作频率描述；Memory Part 增加支持定制颗粒的描述，增加表 2-1。 5. 删除 1.2.2 章节，DDR Controller 暂未支持。 6. 删除表 3-1 中的 ddr_gate 信号，不再支持该信号输出。 7. 更新图 4-1，框图的功能描述。 8. 更新图 4-3，框图的功能描述。

日期	版本	修订记录
		9. 更新章节 2.1.3 Data Width 的最大数据位宽描述。 10. 更新章节 2.1.2 Controller/PHY mode 支持的工作模式描述。 11. 更新文档免责说明
2023/2/20	1.3	1. 更新章节 1 概述，增加对 PH1A180 器件支持的描述。 2. 更新 2.1.2 章节，增加仅 PH1A400 器件支持 Multi-Controller 功能的描述。 3. 更新 2.1.3 章节的 Data Width 选项，增加 PH1A180 为 72bits 的描述

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。